

实验报告

实验内容：实验十三 同步计数器和异步计数器的实现

实验时间：

实验地点：

实验人员：

一． 实验目的

1. 熟悉 JK 触发器的逻辑功能。
2. 掌握使用 JK 触发器搭建同步计数器和异步计数器的设计方法。


二． 实验设备

1. 数字电路实验箱，逻辑分析仪。
2. 器件：74LS74，74LS00，74LS08，74LS20 等。

三． 实验原理

1. J-K 触发器 74LS73：

特性方程： $Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n$



状态转换图：

注意事项：输入端凡是要求接 1 的，一定要接高电平，不能悬空，否则会出现错误的翻转。触发器的两个输出的负载过分悬殊，也会出现

错误翻转。

2. 同步计数器的设计：以两位二进制同步加法计数器为例。

设计步骤如下：

- 1) 列出二进制加法计数器 Q_1Q_0 状态转换图，确定电路所需触发器数目。由状态转换图可知，电路有效状态 $m=4$ ，所需触发器为 2 个。
 - 2) 画出 $Q_{1n+1}Q_{0n+1}$ 的次态卡诺图。
 - 3) 化简 Q_{1n+1} 和 Q_{0n+1} 的卡诺图。
 - 4) 通过对比输出表达式与 JK 触发器的特性方程，得到 JK 触发器的驱动方程。
 - 5) 检查自启动。由于生成的计数器电路包含了 Q_1Q_0 所有可能状态，即 Q_1Q_0 没有不确定的次态，故这里无需检查自启动。
- ## 3. 异步计数器的设计：异步计数器内部的每一级的触发信号是不同的，有的触发器直接受触发信号的控制，有的触发器则是把其他触发器的触发信号作为自己的时钟信号，因此异步时序逻辑电路的设计除了完成同步时序逻辑电路设计的各项步骤之外，还要为每级触发器选择合适的时钟信号。

挑选时钟信号的原则：


- 1) 触发器状态翻转时必须有时钟触发信号
- 2) 触发器状态不翻转时，多余的时钟信号越少越好，以便于触发器驱动方程的化简。

以两位二进制异步加法计数器为例，电路的设计步骤如下：

- 1) 根据二进制加法计数器 Q_1Q_0 状态转换图, 画出 Q_1, Q_0 时序波形图
- 2) 分别选择两个 JK 触发器的时钟信号。由第一步可知, $CLK_2=Q_0$ 。
- 3) 化简 Q_{1n+1} 和 Q_{0n+1} 的次态卡诺图。需要注意, 当异步加法计数器中触发器时钟有效沿到来之前, 相应的触发器输出状态都应作为约束项处理, 例如当 Q_0 没有发生从 0 到 1 的跳变时, 即 Q_1Q_0 由 00 变为 01 和 Q_1Q_0 由 10 变为 11 时, 对应次态卡诺图中的 Q_{1n+1} 都填写 X
- 4) 得出 JK 触发器的驱动方程。
- 5) 检查自启动。两级 JK 触发器不会产生计数器未涵盖的状态, 故无需检查自启动。

四 . 方法与步骤

1. 用 JK 触发器设计一个 16 进制同步计数器, 使用逻辑分析仪观察并记录 CP 和各输出的波形:
 - 1) 列出状态转换图, 计算触发器数目:



2) 画出 $Q_3^{n+1}, Q_2^{n+1}, Q_1^{n+1}, Q_0^{n+1}$ 的次态卡诺图:

$Q_3 Q_2$ \ $Q_1 Q_0$	00	01	11	10
00	0001	0010	0100	0011
01	0101	0110	1000	0111
11	1101	1110	0000	1111
10	1001	1010	1100	1011

3) 分别化简 $Q_3^{n+1}, Q_2^{n+1}, Q_1^{n+1}, Q_0^{n+1}$ 的次态卡诺图

Q_3 :

Q_3Q_2	Q_1Q_0	00	01	11	10
00		0	0	0	0
01		0	0	1	0
11		1	1	0	1
10		1	1	1	1

$$Q_3^{n+1} = Q_3^n \bar{Q}_2^n + Q_3^n Q_2^n \bar{Q}_1^n + \bar{Q}_3^n Q_2^n Q_1^n + Q_3^n \bar{Q}_2^n Q_1^n$$

Q_2 :

Q_3Q_2	Q_1Q_0	00	01	11	10
00		0	0	1	0
01		1	1	0	1
11		1	1	0	1
10		0	0	1	0

$$Q_2^{n+1} = Q_2^n \bar{Q}_1^n + \bar{Q}_2^n Q_1^n Q_0^n + Q_2^n Q_1^n \bar{Q}_0^n$$

Q_1 :

Q_3Q_2	Q_1Q_0	00	01	11	10
00		0	1	0	1
01		0	1	0	1
11		0	1	0	1
10		0	1	0	1


$$Q_1^{n+1} = \bar{Q}_1^n Q_0^n + Q_1^n \bar{Q}_0^n$$

Q_0 :

Q_3Q_2	Q_1Q_0	00	01	11	10
00		1	0	0	1
01		1	0	0	1
11		1	0	0	1
10		1	0	0	1

$$Q_0^{n+1} = \bar{Q}_0^n$$


4) 得到 J-K 触发器的驱动方程



- 5) 检查自启动：计数器包括了所有可能的状态，无需检查自启动
- 6) 连接电路：为了方便在测试时通过 LED 灯的显示判断计数器是否正常工作，将脉冲连接到 1Hz。

2. 用 JK 触发器设计一个 16 进制异步计数器，用逻辑分析仪观察并记录 CP 和各输出的波形。

- 1) 画出 $Q_3Q_2Q_1Q_0$ 时序波形图



- 2) 分别选择四个 JK 触发器的时钟信号：

$$\text{CLK4}=\text{Q2}, \text{CLK3}=\text{Q1}, \text{CLK2}=\text{Q0}, \text{CLK1}=\text{CLK}$$

3) 化简 $Q_{3n+1}, Q_{2n+1}, Q_{1n+1}, Q_{0n+1}$ 的次态卡诺图:

表 $Q_{3n+1}, Q_{2n+1}, Q_{1n+1}, Q_{0n+1}$ 的次态卡诺图

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		X	X	X	X
01		X	X	1	X
11		X	X	0	X
10		X	X	X	X

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		X	X	1	X
01		X	X	0	X
11		X	X	0	X
10		X	X	X	X

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		X	1	0	X
01		X	1	0	X
11		X	1	0	X
10		X	1	0	X

$Q_3 Q_2$	$Q_1 Q_0$	00	01	11	10
00		1	0	0	1
01		1	0	0	1
11		1	0	0	1
10		1	0	0	1

$Q_3^{n+1} = \overline{Q_3^n}$ $Q_2^{n+1} = \overline{Q_2^n}$
 $Q_1^{n+1} = \overline{Q_1^n}$ $Q_0^{n+1} = \overline{Q_0^n}$

4) 得到 JK 触发器的驱动方程

J-K 触发器的驱动方程

$J_0 = 1$	$K_0 = 1$
$J_1 = 1$	$K_1 = 1$
$J_2 = 1$	$K_2 = 1$
$J_3 = 1$	$K_3 = 1$

5) 检查自启动: 无需检查自启动

五. 结果与验证

1. 设计 16 进制同步计数器:




从第四条虚竖线看起，输出端依次计数

0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15。

可以得出，16 进制同步计数器工作正常，连接正确。

2. 设计十六进制异步计数器：



从第五条虚竖线右边起，计数器依次计数 0-15，计数器工作正确。

六 . 分析与讨论

1. 写出详细的设计过程：在第四部分的图片中已经写出
2. 观察并记录 CP 及各输出的波形图：在第五部分中已经观察记录
3. 写出实验过程中遇到的问题：在化简 16 进制异步计数器的卡诺图时遇

到了问题，一开始没有化简正确

解决方法：再次阅读课本中卡诺图化简部分的内容，再次进行化简，

得到了正确的化简结果

心得体会：1. 在进行数电实验时，要认真仔细地阅读实验课本，深刻理解课本的内容。2. 卡诺图化简是数电实验中非常重要的部分，平时要多进行练习，才能减少出错。